Cadence SIP Layout首页

1、多芯片堆叠技术带给硬件产品小型化以质的飞跃

（1）降低PCB的费用——更少的层，更少的封装材料

（2）产品性能的提升30-50%——缩短互连(更少的寄生参数，更少的延时）

（3）面积缩小80%以上

（4）功耗的降低30-50%——传输路径短，消耗的电能相对降低

（5）减少噪声（EMI）——传输路径短，对外产生的干扰也相对减小

（6）成熟产品模块化——将成熟的产品模块化，产品化有利于提升设计质量及产品可靠

2、多种连接方式与灵活封装形式的支持

（1）支持多种封装工艺如：金丝压焊、周边阵列倒装芯片、全阵列倒装芯片，以及堆栈式多硅芯片封装。

（2）支持多种组建连接方式：WireBond、Flip-Chip等组件连接方式

（3）灵活支持RF电路和高速数字电路兼容于同一封装

（4）支持直接借用PCB设计文档，在PCB设计的基础上增加SIP设计

Cadence SIP Layout