Synplify Premier

Synplify Premier

 更新时间：2024-04-12
Premier 包括识别仪器，以提供一种易于使用的方法，以查找在板上运行的 FPGA 设计中的功能错误。该解决方案提供模拟器，如对已实现的 FPGA 硬件的可见性，并查看直接叠加在 RTL 代码上的运行 FPGA 的实际信号值。通过这种方式，用户可以以目标操作速度执行系统内调试。
制造商 Synopsys Inc. 新思 Synopsys Inc. 新思
美国 > 旧金山
主要功能 芯片逻辑综合
软件类型 商业软件
部署方式 本地部署
操作系统 Windows

icon特点与优势

1.基于 FPGA 的原型支持的自动门控时钟转换

2.集成识别 RTL 调试器以快速查找功能错误

3.用于高可靠性和安全性设计的自动化设计，包括 DO-254、ISO 26262 和 IEC 61508

4.与 VCS 模拟器集成，直接支持设计软件 IP

5.更佳结果质量 （QoR），用于计时性能和区域/成本降低

6.支持单机或多机合成的分布式合成

7.加速运行时间较多提供 3 倍的运行时间，支持每个许可证较多 4 个处理器

8.自动存储器和 DSP 推论提供了结果的更佳区域、功率和定时质量

9.广泛的语言支持与VHDL，维里洛语，系统视频，VHDL-2008和混合语言合成

10.通过 HDL 分析师和分层调试流进行高级设计调试和诊断

发表一下对此产品的看法吧~ 我要评价
心中疑惑就问问用过此产品的同学吧~ 我要提问
icon 产品推荐
Logo
Cadence CONFORMAL
Cadence CONFORMAL是一款形式验证驱动的等效、低功耗和ECO解决方案，使用可为用户提供独立的等效性检查解决方案，支持从RTL到P&R的最终网表验证设计。除了标准的等效性检查外，Conformal解决方案提供丰富的功能，随着设计不断变得更加复杂，以满足对功率、性能、面积和上市时间的严格要求，设计的形式验证仍然是确保芯片成功的主要和必须具备的签核指标。包含低功耗设计的静态验证解决方案，包括低功耗等效性检查。自动化ECO生成功能，可实现最小的网表更改和更快的流片。时钟域交叉和SDC验证解决方案的约束设计器。
芯片逻辑综合
3.2w浏览  |  厂商已入驻提供最新报价
免费询价
获取报价
人工客服
AI助手
返回顶部