芯片静态时序分析软件合集

Synopsys 的 PrimeTime 静态时序分析工具是在时序、信号完整性、功耗和变异感知分析方面值得信赖的金牌签核解决方案。PrimeTime套件利用 POCV 和变异感知建模，提供快速且节省内存的标量和多核计算、分布式多场景分析和 ECO 修正。

PrimeTime可提供达到PrimeSim HSPICE精准度的签核分析，可在送交制造之前明确地定位问题，因此可以降低风险，并确保设计完整性和降低设计费用。 该业界黄金标准可节省无论大小芯片的设计开发过程中的宝贵时间，加快设计周转，同时凭借高度可预见性和超高的精度确保流片一次成功，从而大大提高各个团队的生产效率。该解决方案可扩展，能够利用层次化方法、可扩展架构和分层方法处理我们能够想到的最大的芯片。

Cadence Tempus 是业界最值得信赖的 FinFET 设计静态时序分析 （STA） 工具。它是业内最快的 STA 工具，可提供更快的设计收敛周转时间，同时提供一流的功耗、性能和面积 （PPA）。

Cadence Tempus 在时序分析和签收时序收敛方面比同类解决方案快10倍。在这些更高性能的背后有很多关键技术，其中两个最主要的技术就是可以在静态时序分析时进行大规模并行计算，以及在时序优化期间掌握物理位置和路线的特点。Cadence Tempus 可以在许多计算资源中分布时序分析问题，其中每个计算资源可能有很多CPU。Cadence Tempus 不仅能够随着CPU数量的增加而进行扩展，在基于路径式分析的性能方面也取得了显著的提升，可消除设计人员对设计大体上是否可通过签收的顾虑。这就缩短了修复虚假时序违规的时间，还可最大限度地减少面积和功耗。这些益处并非只有大规模设计才能享有，它们适用于采用任何技术的所有设计。

ICExplorer-XTime为用户提供了面向先进工艺和低电压设计的高精度时序仿真分析方案，有效地解决了先进工艺和低电压设计静态时序分析方法无法准确评估时序和设计可靠性的难题。同时，ICExplorer-XTime®考虑晶体管的老化效应，帮助用户评估老化效应对电路时序及动态电压降的影响。

ICExplorer-XTime提供了高精度时序仿真校验功能、电压/温度敏感性分析功能、快速工艺偏差分析功能、时钟抖动分析功能和老化仿真分析功能等，为电路时序可靠性分析提供了重要支撑。ICExplorer-XTime高精度时序仿真分析方法在先进工艺或低电压设计条件下具有优势。通过对关键时序路径进行仿真，不仅可以更精确地评估电路的时序情况，还能快速分析电路的电压、温度敏感性和噪声敏感性。更重要的是，时序仿真分析方法能够考虑晶体管的各种老化效应，如负偏压温度不稳定性（NBTI）、热载流子注入（HCI）等，分析电路老化后时序情况。因此，时序仿真分析手段不仅突破了静态时序分析方法的局限，也更加适应和符合先进工艺及低电压设计条件下的时序分析需求。

概伦电子提供以门级晶体管级混合时序分析工具TRASTA为代表的一系列SoC电路设计与验证解决方案，可灵活适应不同设计需求和场景，提高芯片设计可靠性、加快产品上市时间、降低成本和风险，助力客户高效完成设计目标。

晶体管级电路仿真是 IC 设计中的重要步骤，然而对整个 SoC在晶体管级做仿真通常是不切实际的。设计者需要识别关键路径并且应该能够在有限的设计周期内以最高的精度分析选定的关键路径。TRASTA 自动识别关键路径，使设计师能够以最高精度分析关键路径。TRASTA 自动识别设计中的特别器件，并利用拓扑结构和沟道连接提取技术产生门级电路。提取的门级单元的时序特性被自动特征化并用于静态时序分析（STA）中。TRASTA 提供了一个内置的 STA 引擎和支持对寄生进行反标的SPICE 网表自动生成功能。

ChimeTime是一种静态时序签核工具，提供了SPICE仿真精度的签核结果。其搭载了独特的分布式处理能力，可在数百颗CPU上并行运行，快速完成大规模设计的分析。支持先进的CCS模型，具有针对低功耗设计先进的延迟、串扰计算引擎。支持各种OCV（包括LVF）格式。支持快速PBA时序分析能力。

ChimeTime的主要功能包括静态时序签核，适用于芯片设计过程中的时序验证。通过独立完成复杂项目的流片，获得了国内先进设计公司在内的商业客户的认可‌。ChimeTime的成功认证标志着鸿芯微纳在先进工艺节点上的技术部署已经完成，进一步提升了本土EDA技术的竞争力。该工具的稳定性和高效性得到了客户的广泛认可，推动了国产数字芯片EDA平台的发展‌。