ChimeTime

产品定位

ChimeTime® 是鸿芯微纳（Giga Design Automation）推出的静态时序签核（STA Signoff）工具，提供达到 SPICE 仿真精度的签核结果。作为数字芯片全流程 EDA 工具链的一环，ChimeTime® 面向大规模、先进工艺与低功耗设计的时序收敛需求，可在流片前对设计时序进行最终签核。

核心能力

• 高精度时延计算：采用先进的时延计算引擎，充分考虑米勒效应及其他信号失真因素，提升延迟评估准确度。
• 串扰与噪声分析：内置高精度的串扰分析与噪声分析引擎，识别相邻网络耦合带来的时序与功能风险。
• 并行分析架构：支持多线程与分布式并行时序分析，凭借独特的分布式处理能力可在数百颗 CPU 上并行运行，加速多工作场景下的时序收敛。
• 先进模型与格式支持：支持先进的 CCS 时序模型，兼容各种片上变异（OCV，含 LVF 格式）及统计时序模型，满足低功耗设计的延迟与串扰计算需求。
• 层次化分析：支持层次化时序分析技术，可对时序模型进行合并与精简，提升大规模设计的处理效率。
• 路径式分析（PBA）：提供全新的基于路径的分析引擎，支持快速的路径级（Path-Based Analysis）时序检查。

适用场景与价值

ChimeTime® 主要服务于数字集成电路设计企业的时序签核团队，适用于 SoC 与大规模数字芯片在先进工艺、低电压场景下的最终时序验证。其 SPICE 级精度与并行扩展能力，有助于在复杂多场景条件下快速、可靠地完成时序签核，与鸿芯微纳的逻辑综合（RocSyn®）、布局布线（Fantaisie®）等工具协同支撑本土数字芯片全流程设计。