Catapult High-Level Synthesis

Catapult High-Level Synthesis

Catapult 是西门子 EDA 的高层次综合（HLS）与验证平台，提供业界最广泛的基于 C++ 与 SystemC 的硬件设计解决方案，兼具物理感知、多阈值电压（multi-VT）模式以及低功耗估算与优化能力，使 HLS 不止于简单的 C 到 RTL 转换。

主要能力

• 以 C++ 或 SystemC 作为设计输入，面向 ASIC、eFPGA 或 FPGA 实现优化
• 提供低功耗解决方案，早期开展设计空间探索与功耗估算，并生成优化 RTL
• 提供 AI 解决方案，加速设计探索、量化分析与性能、功耗、面积预测
• 高层次验证（HLV）平台包含代码覆盖、功能覆盖、形式验证与 SLEC 等序等价性检查
• 支持 HLS 感知的代码覆盖，涵盖语句、分支、条件与表达式覆盖

适用场景

该平台通过缩短整体设计与验证流程，帮助芯片团队更快将产品推向市场，适用于算法密集型 SoC 与 FPGA 设计，尤其适合需要快速探索设计空间的 AI、深度学习、计算机视觉、通信与视频类应用。

厂商信息

该产品由西门子数字化工业软件提供，其前身为 Mentor Graphics，属于西门子 EDA 的高层次综合与验证产品线。