关注微信公众号
添加客服微信
HDL Designer 是硬件设计复用、创建和管理环境。广泛地应用在FPGA,平台化FPGA,结构化ASIC,ASIC和SOC等多种设计流程中。HDL Designer将深度分析功能、高级创建编辑器以及完整的项目和流程管理相结合,提供强大的 HDL 设计环境,提高单个工程师和团队的工作效率(本地或远程),并实现可重复且可预测的设计流程。
1、管理VHDL、Verilog 和系统验证中的复杂 ASIC 或 FPGA 设计
2、加速 RTL 重用
3、广泛的设计检查规则和规则集
4、交互式 HDL 可视化和创建工具
5、自动文档功能和报告
6、智能调试和分析
7、并发设计输入和检查