约束驱动检查，无论是电气、物理、机械或制造，这些都对您的设计过程至关重要，因为它们可以帮助您识别和减少潜在问题以高速信号为例，防止位错误非常重要。存在差分对动态相位容差问题。只需匹配您的跟踪长度，并通过增加或减少差分对的长度将信号偏差保持在最低水平，以实现您的目标。如果你在做HDI设计，约束条件可帮助检测是否有任何过孔彼此靠得太近。根据工作区域的大小，可以删除堆叠结构并错开通孔，或者调整约束条件，避免代价高昂的错误。通过设置设计规则检查OrCAD Capture ，您可以轻松地实时解决任何问题，确保您的项目取得成功。

相关模块

Allegro PCB PI
Cadence Allegro PCB SI
Allegro PCB Design HDL
Cadence Allegro Viewer
约束驱动式PCB设计环境
约束管理
平面规划与布局
布局复制
显示和可视化
交互式布线功能
多线路布线
PCB制造
High-Speed Design
Manufacturing Option
Manufacturing Option
Analog/RF Option
Team Design Option
Routing Option