Cadence Virtuoso系统设计平台是Cadence旗下的一个基于系统的整体解决方案，提供了从单个原理图驱动IC和封装的仿真以及LVS（Layout Versus Schematic，布局与原理图验证）干净布局的功能。Cadence Virtuoso Studio 为定制设计和实现提供先进的自动化功能，由此开启了自动化工具的新纪元，可满足多种多样的定制 IC 设计和版图迁移流程需求。
产品特点1.易于使用
在 Virtuoso 原理图和版图编辑器内轻松迁移设计
2.简化
以电子表格的形式映射器件和参数
3.可定制
重新生成单个单元或层次化版图
4.自动化
使用 Virtuoso ADE Suite 针对您的目标制程节点优化器件参数
产品说明AI 赋能的定制设计和版图迁移
设备映射表，支持基于方程的参数映射
全自动智能原理图重新布线
多功设计优化工具可供选择，包括您自己开发的工具
从源代码中提取版图约束以实现自动版图迁移
交互式版图重新生成流程，包括布局重复使用和增量更新
全面的集成解决方案为 Virtuoso Studio 奠定了基础
原理图映射
第一步是使用 Virtuoso Schematic Editor 将定制设计原理图从源制程节点映射到目标制程节点。系统提供了一个表格作为工具的输入，其中定义了器件及其参数从源节点到目标节点的映射。如果出现符号不匹配的情况，工具会在映射的原理图上自动重新布线。原理图映射可确保新原理图为网表生成和仿真做好准备。
设计优化
映射的原理图和仿真平台与设计规格一起传送到 Virtuoso ADE Suite，优化器件尺寸，使电路性能满足规格要求。设计空间优化流程提供内置算法或可集成私有算法，用于快速精准地重新对中和优化设计。优化后的设计可针对不同的工艺角进行验证，以确保设计在目标制程节点中的可靠性。迁移后的原理图准备就绪，进入版图迁移步骤。
版图迁移
迁移后的原理图和源版图被传送到 Virtuoso Layout Suite，以便在目标制程节点中重新生成版图。该工具可识别源版图中的电路结构、器件分组和布局拓扑，并将其模板化。自动布局布线引擎利用提取的模板在目标制程节点中创建版图。迁移后的版图保留源版图中的关键设计意图，并将根据目标制程节点进行 DRC 和 LVS 修正。
苏公网安备 32059002002276号. 增值电信业务经营许可证：苏B2-20211237
对比
