随着技术和工艺发展,模拟电路设计规模日益增大,复杂性也随之增加。Empyrean Aether® Layout Editor(以下简称Empyrean Aether® LE)提供了全面的版图设计编辑环境,能让用户高效完成层次式大规模电路的版图设计。 Empyrean Aether® LE提供了友好的用户图形界面环境,用户可对图形界面的工具栏、浮动式视窗、下拉式菜单等进行配置,同时结合PDK提供自动化脚本命令,实现对版图的高效编辑和自动布图等功能,提高设计效率和产能。
1.友好的用户图形界面环境
用户可对图形界面的工具栏、浮动式视窗、下拉式菜单等进行配置,同时结合PDK提供自动化脚本命令,实现对版图的高效编辑和自动布图等功能,提高设计效率和产能。
2.支持从原理图自动产生版图
创建版图器件布局、创建版图器件端口之间的连接、创建版图线网连接等。版图设计支持ECO的方式,支持通过检查原理图和版图之间的差异自动更新版图信息。在SDL设计流程中,工具支持利用飞线来显示未完成连线的线网连接信息。
3.后端版图设计验证所需的集成环境
Empyrean Aether® LE和物理验证工具Empyrean Argus®无缝集成,支持对版图进行设计规则检查(DRC),支持从原理图产生CDL/SPICE的网表,进行原理图及版图一致性检查(LVS),以保证版图的正确性。