Cadence® Xcelium™ Logic Simulation 可为 SystemVerilog、VHDL、SystemC®、e、UVM、混合信号、低功耗和X态传播(X-propagation)提供业内优异的核心引擎性能。它对特定领域有相应的App,包括混合信号、基于机器学习的测试压缩和功能安全,助力设计团队尽早实现对 IP 和系统级芯片 (SoC) 设计的验证收敛。
1.广泛的语言支持
支持 SystemVerilog、VHDL、SystemC、e、UVM 和 IEEE UPF 标准
2.卓越的性能
自动化并行和增量构建技术,以支持大型SoC设计的编译,以及一流的仿真引擎以实现理想的回归吞吐量,包括一个多核引擎,以加速长时间运行的测试用例。
3.利用App实现加速
Xcelium App,如混合信号、基于机器学习的测试压缩和功能安全,便于混合和匹配整个设计和验证周期所需的不同技术