Cadence Tempus Tempus DRA

衰老感知 STA

突破性技术，通过 Liberate Characterization Solution 和 Tempus 解决汽车、航空航天、消费电子、移动和超大规模设计的老化问题
使用由 Liberate Characterization Solution 生成的老化库，支持各种应力条件和恢复
SPICE 准确的老化分析能力，可实现长期可靠性和更好的 PPA
解决特定于实例的老化和非均匀老化（老化上下文可能与 STA 条件不同）
准确的分析，避免过度设计并改善 PPA
Tempus 电源完整性 （PI）

提供 True-signoff 解决方案的突破性技术
Tempus 和 Voltus 无缝集成，提供下一代 IR 压降分析和固定技术
捕获当今传统 IR 压降签核方法遗漏的时序违规，导致死芯片
Tempus ECO 通过优化受干扰源和干扰源路径来自动修复 IR 压降问题
降低最大 IR 压降设计裕量并实现最佳 PPA
时序稳健性

硅性能的统计测量
使用 LVF 库对设计鲁棒性进行数学建模
满足可靠性目标（例如 4-sigma），同时显著提高（几个%）设计 PPA
硅预测

硅持续调谐，快速反馈以调整设计时序
具有预测延迟的真正签核和优化
通过 PPA 改进和时序良率预测实现更好的硅
对流片前签核 STA 中硅变化建模的已识别离散参数进行准确统计建模
执行模型到硬件的关联以实现 Silicon 优势
VT 偏移稳健性

提供先进的技术来解决涉及混合 VT 类别分析的悲观 STA 方法
使用 PBA 引擎执行最佳排列，以识别最坏情况下的裕量
时序报告中提供了 VT skew 稳健性分析的详细信息