对包括片上系统(SoC)在内的集成电路(IC)设计师而言,有一个持续的策略,就是通过集成化和小型化,在增加性能和带宽的同时降低能耗和占用面积。
对于任何封装技术,完整性、可靠性和成本都是需要优化的三大主要因素。完整性因素涉及电源和信号噪声。可靠性涉及热、电迁移(EM)、静电放电(ESD)、电磁干扰(EMI)和热致结构应力问题。成本则涉及几乎所有应用,尤其是消费品和物联网(IoT)设备。在每种芯片的封装、电路板和系统的背景下优化和确保芯片(晶片级别)的完整性和可靠性,这非常复杂,并且涉及多个晶片时成本只会增加。