1、Cadence-SiP完美继承了Allegro PCB软件的强大布线功能，可以全自动的完成复杂的布线要求，成熟的技术，庞大的用户群，与Allegro相仿的操作界面，有利于设计人员的培训和快速上手。
2、支持多种模块复用方式
3、Bonding线的灵活扇出方式：
约束驱动作为PCB版图设计的灵魂，在SiP设计中也得到了充分的体现。越来越复杂的衬底设计是传统CAD工具和布线工具难以完成的，Cadence-SiP从原理图开始就嵌入了约束管理器器，可以方便的定义衬底布局布线的约束要求，诸如线宽、间距、线路阻抗、传输延时、差分线、阻抗匹配等的设定，针对衬底上的RF信号和高速数字信号时钟，Cadence-SiP的约束驱动功能可以有效的保证时序的正确性。
功能特色
1、实时监控Bouding线的状态
2、实时监控布线是否满足规则设置，绿色标尺表示满足规则约束。
3、实时监控布局是否满足DFM工艺规则，当违反规则时用出现DRC标识。
为了提高功能密度，SiP设计在封装内采用了复杂的三维（3D）架构。包括堆叠金属线压焊裸片、堆叠在倒装芯片裸片上的金属线压焊裸片、裸片之间直接连BONDING线、使用媒介基板、以及包括堆叠封装（PoP）在内的其它复杂组合。
功能特色
1、3D堆叠方式预览很好的帮助设计师或制造商理解层叠的堆叠方式。
2、支持完整个设计预览或特定对象预览，例如晶粒堆栈或复杂的导孔阵列。
3、辅助检查DFM问题，验证产品的可靠性，从而设计问题，DFM工艺问题发现在设计前端。
1、从方案设计到仿真分析的各个环节，统一的底层数据
2、设计界面到仿真界面保持一致
3、避免数据导入导出，降低设计错误
4、界面风格统一，学习成本低，学习一个工具等于学会多个工具
