RocSyn

Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。Verilo...

Oasys-RTL是一款数字电路设计方案。它解决了几十年前设计的传统RTL合成工具的局限性。Oasys RTL的设计满足了复杂、先进的节点、高性能设计的需求...

Precision Physical是Precision RTL和Precision RTL Plus的超级集合，精确的物理特性后放置和路由（p&R...

Precision RTL是一款FPGA合成解决方案，提供高质量的结果，通过独立于供应商的FPGA合成解决方案提供一流的结果质量。它与用于等效性检查的For...

Premier 包括识别仪器，以提供一种易于使用的方法，以查找在板上运行的 FPGA 设计中的功能错误。该解决方案提供模拟器，如对已实现的 FPGA 硬件的...

LeonardoSpectrum 是 Mentor 公司出品的一款 HDL 逻辑综合软件，应用于通信、宽带、无线及多媒体领域的可编程 SoC 设计。Leon...