Tessent是什么
Tessent 是 Siemens EDA（原 Mentor Graphics）推出的集成电路测试与良率分析平台，覆盖从设计可测性（DFT）插入、自动测试向量生成（ATPG）、测试数据压缩、边界扫描、内建自测试（BIST）到硅片诊断与良率分析的全流程。它不是一个单一工具，而是一套共享统一数据库的集成化测试套件，能够应对从晶圆测试、封装测试、老化测试到系统内现场测试的完整生命周期需求。
在先进工艺节点持续推进的背景下，芯片集成的晶体管数量已达数十亿级别，测试复杂度和成本同步攀升。Tessent 通过层次化 DFT、嵌入式压缩引擎和即插即用的扫描网络架构，帮助 IC 团队在控制测试成本的同时保证覆盖率和可靠性。该平台已在 Samsung 7nm LPP 等先进工艺上获得认证，并广泛应用于汽车电子、AI 加速器、医疗设备和消费电子等领域。
层次化DFT与测试压缩
大规模 SoC 设计的 DFT 实施面临两大挑战：一是顶层测试资源如何高效分配给各模块，二是测试向量数据量随设计规模线性增长。Tessent TestKompress 是应对这两大挑战的核心产品，其基于 EDT（Embedded Deterministic Test）技术，在不损失测试覆盖率的前提下，可将测试时间和向量大小压缩至原来的百分之一。压缩后的向量在 ATE 上仍以标准格式（WGL、STIL）运行，对测试机台透明。
在 TestKompress 基础上，Tessent Streaming Scan Network（SSN）技术进一步解决了层次化 DFT 的工程瓶颈。SSN 采用基于总线的扫描数据分发架构，允许同时测试任意数量的内核，并以固定成本处理重复单元。每个模块通过即插即用型接口接入扫描网络，DFT 工程师可以独立优化各模块的测试资源，不必担心对顶层设计造成影响。据 Mentor 公布的数据，该方案可将测试时间缩短约 4 倍，并显著降低 DFT 实施的工作量。三星电子设计技术团队参与了该技术的联合开发，并将其作为面向先进 IC 设计的可扩展测试访问方案。
在基础 DFT 能力方面，Tessent Scan（DFTAdvisor）负责自动插入全扫描或部分扫描链，Tessent FastScan 则面向全扫描设计生成覆盖 Stuck-at、Transition Delay、IDDQ 和 Bridge 等多种故障模型的高质量测试向量。两者构成了从 DFT 结构搭建到测试向量的完整逻辑测试基础链路。
汽车功能安全与Safety生态系统
汽车电子是 Tessent 近年来重点发力的领域。ISO 26262 标准对汽车级 IC 提出了功能安全要求，芯片不仅需要在出厂时通过测试，还必须在车辆运行过程中持续进行系统内自检，确保在故障发生后规定的时间间隔（FTTI）内被检测并响应。
Tessent Safety 生态系统正是为满足这一需求而构建的开放式解决方案组合。它包含多个关键组件：Tessent LBIST-OST（Logic BIST with Observation Scan Technology）针对数字逻辑部分，与传统 LBIST 相比可将系统内测试时间缩短高达 10 倍；Tessent MissionMode 将自动化功能与片上 IP 结合，使车辆正常运行时也能随时对芯片进行测试和诊断；Tessent DefectSim 提供晶体管级缺陷仿真能力，适用于模拟、混合信号和非扫描数字电路；Tessent MemoryBIST 则通过分层架构支持 RTL 级或门级的内存自测试与自修复。
该生态系统还集成了 Austemper SafetyScope 和 KaleidoScope 的安全分析与故障仿真技术，并与 Arm 功能安全合作伙伴计划（AFSPP）深度协作，利用 Cortex-R52 等 Arm Safety Ready IP 提供从处理器层级到系统层级的集成安全能力。瑞萨电子在其新一代汽车处理器设计中采用了 Tessent LBIST-OST 方案，实测将系统内 LBIST 测试时间缩减了 5 倍，有效缩短了容错时间间隔并提升了安全响应速度。
内建自测试与系统内测试
在汽车、医疗和航空航天等安全关键领域，系统内测试（In-System Test）能力是选型时的刚性指标。Tessent 在这方面的布局较为完整：LogicBIST 针对数字逻辑，MemoryBIST 面向嵌入式存储器，MissionMode Controller 提供运行时的自动化测试调度，三者共同构成了从设计阶段到现场运行阶段的不间断测试链条。
Tessent MemoryBIST 支持多种标准测试算法和用户自定义算法，能在多个存储器之间共享 BIST 控制器实现并行测试，兼顾芯片面积和测试效率。Tessent BoundaryScan 则完整支持 IEEE 1149.1 和 1149.6 标准，覆盖常规引脚以及差分 I/O 的边界扫描需求。
对于混合信号模块的测试，Tessent 提供了基于无限时间分辨率分析（ULTRA）技术的参数化方案，可对 PLL、DLL 以及 multi-Gb/s SerDes 进行波形测量和抖动分析，支持超过 10GHz 的工作频率。
先进工艺与良率分析
Tessent 已通过 Samsung 7nm LPP 工艺认证，这也是业界首批在 EUV 光刻工艺上获得完整 DFT 平台认证的解决方案之一。该认证意味着使用 Tessent 的客户可直接在 Samsung 7nm 上部署全套 DFT 流程，包括层次化 TestKompress 和系统内测试能力。
在良率提升环节，Tessent Diagnosis 提供单元感知和版图感知的诊断功能，可精确定位缺陷位置。Tessent YieldInsight 则在诊断基础上叠加统计分析与数据挖掘能力，将生产测试数据与设计数据关联分析，帮助制造商在物理失效分析之前快速锁定良率低下的根因。Tessent SiliconInsight 进一步提供了从测试提交到硅片特性分析的自动化交互环境，缩短了从发现问题到定位问题的迭代周期。
选型与采购注意事项
Tessent 采用模块化授权方式，不同功能组件可以按需组合。常见采购项包括 TestKompress（ATPG + 压缩）、FastScan、MemoryBIST、LogicBIST、BoundaryScan、SSN、MissionMode 以及 YieldInsight 等。实际报价取决于所需模块数量、设计规模和授权方式（永久授权或年度订阅），通常需要向 Siemens EDA 或其授权代理商获取正式报价。
在选型评估时建议关注以下几点：一是确认目标工艺节点是否已有 Tessent 认证支持，尤其是 5nm 及以下先进节点；二是如果项目涉及汽车功能安全，需确认是否需要 ISO 26262 认证文档包和 Safety 生态系统组件；三是对大规模 SoC 或 Chiplet 架构，应评估 SSN 和层次化 DFT 能否有效降低实施工作量；四是混合信号设计需额外关注 Tessent 在该领域的覆盖能力。
Tessent 与 Siemens EDA 的其他产品线（如 Calibre 物理验证、Veloce 硬件仿真）共享生态，对于已使用 Siemens EDA 工具链的团队，集成和流程协同上具有一定优势。建议在正式采购前申请试用许可，结合典型设计模块进行 DFT 覆盖率、测试时间和实施工作量的实际评估。
