昭晓Fusion Debug 功能模块

• 创新的数据格式和架构,可提供高效的高压缩比编码方案。XEDB的文件大小可以达到VCD大小的1/10,对于大规模设计,压缩比可以高达1000x。与其他商业波形格式相比,XEDB的压缩比可以更好地达到1.5x – 8x

• 出色的读写性能。XEDB可以比其他商业波形格式的读写速度快至3倍

• XEDB支持多线程转储和按需加载

• 支持大容量和分布式波形转储。采用分布式转储,波形写入速度可以比单机模式快至5倍以上

• XEDB提供开放的读写接口,以及可与第三方逻辑仿真器一起使用的通用转储库

• 支持基于信号或指定时间段的快速VC(Value Change)查询

• 支持波形自动更新

• 支持Verilog IEEE 1364标准,支持IEEE1800.2 UVM标准

• 全面支持IEEE1800 SystemVerilog数据类型

• 提供支持高性能波形分析、操作、比较和转换的实用程序

• 高性能静态分析数据库

• 高性能RTL分析数据库

• 提供可访问常用数据库的开放接口 。

• 大容量源代码调试,可支持高达亿门设计

• 可基于智V验证平台的通用设计解析和分析引擎,为所有X-EPIC验证产品提供一致的调试环境

• 易于使用的源代码查看器和语法高亮、信号值标注、代码折叠、指示、拖放、选择等一系列常用操作

• 高性能源代码分析引擎

• 快速导入设计、跟踪、搜索/筛选,以及设计层次图等操作。

• 现代风格的图形用户界面设计

• 全面支持IEEE1800 SystemVerilog、IEEE1364 Verilog、IEEE1801 UPF。

• 具有全局搜索、智能日志、智能助手等高度智能化和自动化功能

• 支持宏调试

• 便于用户使用的波形绘制

• 支持波形自动更新

• TCL控制台和高效的TCL命令管理,包括回放、编辑器、历史记录和日志记录

• 支持毛刺信号调试

• 支持信号追踪

• 高性能和容量:比其他商业EDA工具原理图模块化加载速度快至5倍

• 快速RTL分析引擎

• 提供比特级和字级RTL分析结果和查看

• 具备创新的数据库,能够以高读写性能记录RTL分析结果

• 支持根据选定的设计模块绘制电路图

• 支持根据指定信号进行原理图追踪

• 现代感且创新性的布局布线算法和配色方案

• 集成了高性能追踪引擎

• 提供基于行业UCIS(Unified Coverage Interoperability Standard)覆盖率数据交换标准的通用覆盖率数据格式

• 支持IEEE1800 SystemVerilog标准中定义的所有覆盖类型,包括代码覆盖、功能覆盖和断言覆盖

• 具有现代界面外观和创新性的覆盖率数据面板,可查看统计数据、摘要和详细信息。

• 支持排除分析

• 与昭晓Fusion DebugTM原生集成,能够与其他视图无缝连接

评论