CyberWorkBench

PowerArtist 是 RTL 级功耗分析与优化平台，可在芯片设计早期对寄存器传输级（RTL）进行功耗建模、调试与降低，帮助设计团队高精度、高效率地定位...

HDL Designer 是硬件设计复用、创建和管理环境。广泛地应用在FPGA,平台化FPGA,结构化ASIC，ASIC和SOC等多种设计流程中。HDL D...

FPGA I/O优化可以消除FPGA和PCB设计组织之间的障碍，以更高的精度和速度实现并行设计过程，并提供正确的按结构FPGA I/O分配，允许在PCB过程...

Catapult High-Level Synthesis使设计师能够使用行业标准ANSI C++和SystemC来描述功能意图，并提升到更高效的抽象级别。...

Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。Verilo...

Visual Elite建立在强大的HDL实施基础设施之上，同时提供最先进的电子系统级（ESL）和事务级建模（TLM）概念和机制。Visual Elite提...