产品定位
Xcelium Logic Simulator 提供面向 SystemVerilog、VHDL、SystemC、e、UVM、混合信号、低功耗与 X 传播的最佳核心引擎性能，并借助一组领域专用应用，帮助设计团队在 IP 与 SoC 设计中尽早达成验证收敛。
核心优势
- 广泛语言支持：支持 SystemVerilog、VHDL、SystemC、e、UVM 以及 IEEE UPF 等标准。
- 一流性能：自动并行与增量编译技术支持大型 SoC 编译，多核引擎加速长周期测试用例，带来最佳回归吞吐。
- 应用加速：混合信号、基于机器学习的测试压缩、功能安全等应用可灵活组合，覆盖设计与验证各阶段技术需求。
应用组合
- SimAI：利用机器学习技术，从回归运行中构建模型，生成具备特定目标的新回归，支持整设计或特定区域的浸泡测试，并通过独特的近亲缺陷狩猎能力暴露难以触发的关联缺陷。
- 混合信号：与模拟仿真引擎原生协同仿真，并支持基于 SystemVerilog 实数模型的先进仿真。
- 多核：通过对内核多线程化，显著缩短门级测试等高活跃度长周期测试的运行时。
- 分布式仿真：跨多个计算进程仿真多芯片与芯粒系统，通过虚拟通道实现数据流动与同步，将系统级早期互操作性测试的起步时间前移，并提供近乎无界的算力扩展。
- 安全：通过相关功能安全标准认证，支持串行与并发故障仿真，结合完整安全验证流程达成合规要求下的最高性能安全活动执行。
- 功耗回放：在带时序标注的门级网表上大规模并行回放由硬件仿真捕获的波形，实现多十亿门 SoC 设计的毛刺精确功耗估算。
- X 悲观去除：以先进算法使仿真中 X 值的传播更精确，缩短调试时间。
适用价值
Xcelium Logic Simulator 作为更广义验证全流程的一部分，服务于追求最快验证引擎与最高回归吞吐的 IP 与 SoC 验证团队，并通过机器学习与分布式能力显著提升生产力。
