Sigrity Aurora 的定位与核心价值
在高性能 PCB 设计流程中，设计工程师与 SI/PI（信号完整性/电源完整性）工程师之间往往存在多次迭代，导致设计周期拉长、专家资源被过度占用。Cadence 在 DesignCon 2020 上推出的 Sigrity Aurora，正是为解决这一痛点而生：它将 Sigrity 系列成熟的分析引擎直接嵌入 Allegro PCB 设计环境，实现”设计即分析”，让工程师在布局前、布局中、布局后各阶段都能同步完成 SI/PI 检查，尽早发现设计错误，减少返工，提高一次性设计成功率。
传统流程中，PCB 设计师完成布线后，需要将数据库导出到独立的仿真工具，由 SI/PI 工程师加载模型、设置参数、运行分析，再将结果反馈给设计师进行修改，如此反复。Sigrity Aurora 通过直接读写 Allegro PCB 数据库，省去了这一转换过程，分析结果可在设计窗口中以可视化方式即时呈现，设计师无需离开熟悉的 Allegro 界面即可完成迭代。
主要分析能力与工作流程
Aurora 提供了一套完整的工作流程，覆盖从早期筛选到深入仿真的研究过程。根据 Cadence 官方介绍和实际应用案例，其核心分析能力可分为以下几类：
无需模型的电气规则筛选技术
在设计早期，工程师往往尚未准备好完整的 IBIS 或晶体管级模型。Aurora 提供了一批”筛查型”检查功能，不需要信号完整性模型即可快速发现潜在问题：
- 阻抗分析筛选：检查走线阻抗是否偏离设定约束，结果以全局视图呈现，便于快速定位离群值。层叠（stack-up）参数在此过程中作为基础输入，软件内置了 339 种常用材料参数，也可根据 PCB 厂家提供的参数进行修改。
- 耦合分析筛选：基于电耦合原理进行计算，比单纯依靠几何间距判断更精确，同样无需 SI 模型即可运行。
- 返回路径检查：报告可能的返回路径问题，并给出返回路径质量因子（RPQF）这一量化指标。RPQF 越接近 1，表示信号布线与回流路径越贴近；数值越大则代表回流路径越曲折。该功能可通过约束管理器中的 ECSet 规则或 Workflow Manager 中的 Return Path Workflow 两种途径使用。
信号完整性分析（基于 IBIS 模型）
当设计进入更深入阶段、已有 IBIS 模型可用时，Aurora 支持两类主要的 SI 分析：
- 反射分析：通过 Workflow Manager 中的 Reflection Workflow，工程师可选择关注的网络，设置分析参数（如 Offset/Delay），运行基于 SPICE 的仿真。分析结果通过 Reflection Table 和 Reflection Vision 两种形式呈现，前者提供量化数据，后者在 PCB 画布上直观标注问题位置。
- 串扰分析：评估相邻信号线之间的电磁耦合干扰，同样输出可视化结果供工程师定位优化。
反射分析的实际操作中，模型分配是重要环节。Aurora 支持通过 Default Model Setup、Manage Libraries、Model Assignment 等对话框管理 IBIS 模型库，设计中各引脚的模型分配结果存储在 Allegro 数据库的 ASI_MODEL 属性中，整个流程与设计数据库紧密集成。
电源完整性分析（基于 Allegro 电源树技术）
直流电源完整性分析可测量电源与负载之间的电压降（IR Drop）。分析结果可在设计窗口中以电压、压降或电流密度的可视化方式呈现，工程师可直接在 Allegro 界面中修改设计并立即查看变更带来的影响，无需在不同工具间来回切换。
拓扑探索与假设分析
在布局前阶段，Aurora 提供的拓扑资源管理器（Topology Explorer）支持对并行总线和串行通道架构进行探索性分析，工程师可以在实际布线前比较不同拓扑方案的电气性能，从而在设计早期做出更合理的架构决策。
返回路径质量分析的实际意义
高速 PCB 设计中，信号的回流路径对信号完整性影响重大。如果回流路径经过很长的回路，信号路径的电感回路增大，更容易吸收系统中其他网络的噪声，导致串扰和 EMI 问题。
Aurora 的返回路径分析提供两种使用方式：
- 约束管理器方式：在 Constraint Manager 的 Return Path 工作表中创建电气约束集（ECSet），设置参考网络（通常为 GND）、参考层、Max Pad Gap、Max Stitch Via Distance 等参数后，系统会在设计中产生 DRC 标记，工程师可逐一修正。
- Workflow Manager 方式：通过 Return Path Workflow 创建 Directed Group（指定信号从源到负载的路径），运行分析后得到返回路径质量因子（RPQF）表格。RPQF 基于环路电感原理计算（环路电感 = 信号路径自感 + 返回路径自感 – 信号与返回路径互感），数值越接近 1 代表回流路径越理想。
实际案例中，在 Allegro 的 Return Path DRC Vision 中，满足约束的走线段会以绿色标注，存在问题的段则以其他颜色标记，工程师可据此有针对性地调整布线。
阻抗及寄生参数分析流程
布线后仿真中，阻抗分析是检查布线质量的关键步骤。在 Allegro 中完成 PCB 设计后，通过 File > Change Editor 切换到 Sigrity Aurora 组件，即可进入分析环境。
分析前的准备工作包括：定义材料参数（FR-4、铜箔等）、定义层叠结构、分配电源和地网络、设置元件类型识别规则（如 IC 前缀为 U、电阻前缀为 R）、确认 XNET 和差分对定义，以及刷新设计数据（将设计 Update to Smooth 状态）。完成这些设置后，进入阻抗分析流程，选择单端或差分网络，运行分析。
结果可通过两种方式查看：
- Impedance Table：以表格形式列出各网络的阻抗数值，便于快速筛选异常。
- Impedance Vision：在 PCB 画布上以颜色标注阻抗分布，可直观定位阻抗突变的位置。
实践中，差分阻抗变化通常由绕线、拐角、线宽或线间距变化引起；单端阻抗异常则常见于参考平面被分割、过孔换层处失去参考层，以及 BGA 出线处线宽变化等场景。
与 Allegro 协同设计的优势
Sigrity Aurora 与 Allegro PCB Editor 的深度集成带来几个实际优势：
- 数据库级集成：直接读写 Allegro PCB 数据库，避免数据转换带来的信息丢失和版本混乱。
- 并行协同设计支持：当多个工程师通过 Allegro PCB Symphony Team Design 功能进行多人实时协同设计时，SI/PI 分析可同步进行，无需为分析目的创建设计副本。
- 分析结果与设计联动：电压降、阻抗分布、返回路径质量等分析结果直接在 PCB 画布上渲染，工程师可以在看到问题的同一位置进行修改，形成”分析—修改—再分析”的紧凑迭代循环。
选型前需要了解的关键问题
如果企业正在评估是否引入 Sigrity Aurora，以下几个方向值得重点关注：
- 现有设计工具链：Aurora 深度依赖 Allegro 环境，若企业主要使用其他 PCB 设计工具，需要评估工具切换或集成的成本。
- 团队 SI/PI 分析需求强度：对于高速数字设计（如 DDR 接口、PCIe、千兆以太网等），早期 SI/PI 检查可以显著降低返工风险；对于中低速设计，投入产出比需要另行评估。
- 授权模式与模块组成：Sigrity 产品线包含 PowerSI、PowerDC、OptimizePI、SystemSI、XtractIM 等多个模块，Aurora 作为集成框架，具体包含哪些求解器和功能需要向厂商或代理商核实。
- 学习成本：虽然 Aurora 将分析功能嵌入 Allegro 界面，但模型准备（IBIS 模型获取与分配）、层叠参数定义、分析参数设置仍需一定的专业知识，团队培训周期应纳入采购考量。
关于授权方式和具体报价，建议直接联系正规厂商或代理商，结合企业所需的模块范围、用户数、维护服务周期等因素获取针对性报价方案。不同采购规模下的授权费用差异较大，且软件版本更新频繁，实际采购时应以最新报价为准。
如果您正在为项目选型，或希望了解当前版本的授权方式和报价构成，欢迎在软服之家提交咨询，我们将协助您对接正规厂商资源，获取与您需求匹配的报价和技术服务方案。
