OrCAD capture原理图编辑器建立在0rCAD的传统基础上,为从最简单到最复杂的设计提供快速和简单的原理图编辑。它结合了一个直观的界面和所有你需要的特性和功能,以加快设计任务和电路创建。
原理图编辑器提供了许多特性和功能,提高了完成设计任务和发布设计数据的易用性和速度。例如,自动布线功能通过快速、自动地为您添加连接线,使通常繁琐、耗时的信号引脚布线工作自动化。上下文敏感的菜单、0LE支持、电线、网线和零件的自定义着色,以及标签式和可停靠的界面都提供了更好的用户体验。
对于更大、更复杂的设计,0rCAD capture支持电路复用和层次式电路。在整个设计中通过交叉标注可以快速且准确的跳转到相关联的网络中,0rCAD Capture确保所有的连接在整个设计过程中得到准确的维护。
OrCAD Capture中的智能PDF导出功能使您能够为您的原理图设计创建具有具有支持器件跳转,器件属性标识的PDF。不仅仅是一个含有可搜索文本的PDF文件,内容识别的PDF。保留了智能设计信息,允许你査询信号,显示属性,导航层次式原理图,以及跳转等。这些PDF文件使其他团队成员无需拥有额外的软件许可或专门的査看器来进行设计审查,增加了协作和沟通的便利。
复用你已经测试和验证过的现有电路是减少设计时间,确保设计质量的最佳方法之一。由于已经在以前的设计中进行了放置、布线和验证,你在原始设计中投入的努力通过0rCAD Capture的设计复用功能得到了充分利用。典型的复用例子包括电源模块 、射频电路设计、多通道电路(I/0、驱动器等)和存储器。
如果你的设计需要用到FPGA器件,OrCAD Capture支持与OrCAD FPG系统规划器的FPGA协同设计流程和广泛的设计输入功能。 FPGA器件数据可以快速导入,以根据设备的I/0引脚文件创建Single-Section或Multi-Section的原理图符号。支持分割部件、电源引脚可见性、引脚形状和引脚组管理,提供灵活性,使符号创建符合您的设计需求。
CIS是OrCAD Capture设计解决方案的一个核心部分。当添加到OrCAD Capture时,它自动将外部来源的参数化器件数据与原理图设计数据库进行同步和验证。CIS与符合微软ODBC标准的数据库一起工作,直接访问MRP、ERP或PLM系统中的数据,或专门用于工程部件数据的中间数据库。通过对参数化元件数据和零件信息的轻松访问,您可以快速识别并使用首选元件进行设计,减少研究零件的时间。可以根据零件的电气,物理或企业特征进行查询,并自动检索,以便在你的原理图中使用。
OrCAD Capture与OrCAD FPGA System Planner产品一起,解决了您在为PCB设计大引脚数FPGA时遇到的挑战:创建初始引脚分配,与原理图集成,并确保器件在PCB上可布线。它们共同为FPGA/PCB设计和协同设计提供了一个完整的、可扩展的解决方案,可以自动创建最佳的规则驱动引脚分配、符号创建和流程。通过取代手工的、容易出错的过程。通过自动引脚分配合成,这种独特的放置感知解决方案有助于消除不必要的物理设计迭代,缩短设计时间。
利用OrCAD CIS中的设计变体功能,您可以管理无限的电路板组装变体,而不必维护重复的原理图或手动编辑单个BOM。这项功能通过在单一设计和输出中维护所有的设计装配变化来减少文件的数量。在原理图画布上,每个组件内或未放置的组件通过图形指示器显示,便于参考。
OrCAD PSpice模拟/混合信号电路仿真器解决方案在OrCAD Capture内无缝集成,以提高生产力,并允许您使用同一原理图进行仿真分析和PCB布局,减少返工和错误。即使你不创建用于PCB流程的电路,这种集成也能使设置、模型分配、电路创建和仿真变得简单 ,并能对仿真结果进行交叉检测和验证。
如果你在库中找不到一个符号,有时从头开始创建一个新的符号,这个任务会很艰巨。但使用OrCAD符号编辑器则不然。操作对象上有更多的操控点,可以精确地绘制一个符号。此外,在增强型符号编辑器中,不需要离开符号创建环境来执行任何编辑/更改,包括无限制的撤销和重做能力。符号的创建很容易、更快、更有效率。在创建模型的过程中本身就与PSpice模型有关。你可以在符号上添加一个自定义的图像,以区分它或它的图形外观。一次性配置整个包装的引脚,以创建最准确的符号。
虽然您多年来一直享受着全面的OrCAD PCB约束管理,但同样成熟和广泛使用的约束管理功能现在已与Capture集成,为您带来最佳的前后集成约束管理系统。现在,通过用于原理图和PCB布局的约束管理器,实现了约束驱动流程。GUI,CM互动方式,无论用户是在处理原理图、SI还是布局;无需翻译约束条件,实时设计现在提供逻辑和布局之间约束条件的无缝、按钮式同步,帮助PCB设计师在出现错误时进行修复。约束条件是设计意图的一部分,并在网络规划、布局和交互式布线期间随网表进入布局,确保整个设计流程 遵守约束条件并保持可见性。 Capture约束管理器完全集成在OrCAD PCB设计解决方案中,并可在决策过程中进行实时验证。验证过程的 结果是以图形方式显示约束是否通过(以绿色突出显示)或失败(以红色突出显示)。
OrCAD Capture和OrCAD PCB SI产品紧密结合,提供了一个双向的原理图输入和信号完整性流程,允许你在设计输入期间从原理图上进行电路拓扑分析、约束开发和信号完整性分析。相关的电气约束集(Electrical CSet)以及完整的拓扑结构文件被嵌入到原理图数据库中。
OrCAD PCB Designer产品中与OrCAD PCB Editor的无缝双向集成使原理图和电路板之间的同步和交叉探测/布局成为可能。该接口使同步连接和设计规则变得简单明了,并使工程变更(ECO)的方向标注自动化,包括布局变化、门/引脚互换以及元件名称或值的变化。