产品定位
Cadence Tempus 是面向 FinFET 设计的静态时序分析（STA）工具，提供业界领先的运行速度与功耗、性能、面积（PPA），并凭借 SmartScope、CMMMC、设计稳健性分析（DRA）套件、SmartMMMC 优化等创新功能，帮助优化和签核先进节点上最复杂的大型设计。
核心功能
- 更好 PPA：在结合 AI 的同时实现更好的 PPA 与签核收敛。
- 提高生产力：在单台机器或云中实现业界最快的运行时间，采用 CMMMC 技术使运行时间加快约 5 倍。
- 晶圆代工认证：完全认证低至 3nm。
- 熟悉界面：在 Cadence 数字全流程中共享通用用户界面，简化流程开发与用户培训。
应用场景
Cadence Tempus 适用于先进工艺节点数字 IC 的静态时序分析与签核，帮助设计团队进行时序收敛、功耗功耗与鲁棒性分析，保障复杂 SoC 设计的按时交付。
展开
收起
