软件特点
1、内建单内核仿真器支持SystemVerilog、Verilog、VHDL、PSL以及SystemC。
2、内建约束解释器支持Constrained-random激励生成,以实现Testbench-Automation;
3、 支持基于PSL,SystemVerilog语言断言的功能验证,支持业界最著名的0-in Checkware 断言库功能验证
4、集成化支持功能覆盖率检查与分析
5、高性能的RTL和Gate-level仿真速度
6、支持用SystemVerilog和SystemC实现高层次testbench设计与调试
7、高性能集成化的混合语言调试环境加速对混合验证语言;(SystemVerilog,SystemC,PSL,VHDL,Verilog)的交叉调试与分析
8、基于标准的解决方案能支持所有的流程,便于保护验证上的投资
9、提供最高性价比的功能验证解决方案