版本发布概览
Cadence 发布 Sigrity and Systems Analysis（SIGRITY/SYSANLS）2025.1 版本，面向 PCB 与 IC 封装的信号完整性（SI）与电源完整性（PI）分析平台完成年度更新。OrCAD Sigrity ERC 作为 Sigrity 平台中专为 PCB 设计工程师提供的电气规则检查工具，随本次平台升级获得新的基础能力，继续以零门槛的方式将信号质量分析融入每一位 PCB 设计师的日常设计流程。
零门槛电气规则检查继续作为核心价值
OrCAD Sigrity ERC 的核心价值在于让 PCB 设计工程师无需成为信号完整性专家、也无需繁琐地逐一分配仿真模型，即可对完整 PCB 设计的信号质量进行全面检查。其内置的自动化分析引擎直接基于 PCB 设计数据运行电气规则检查，无需手动建模即可识别三类最常见的电气故障：阻抗不连续导致的信号反射、过度串扰引发的信号干扰，以及回流路径不连续造成的电磁兼容隐患。工程师只需加载设计文件即可获得分析结果，使电气验证从设计末期的专项审查转变为设计过程中随时可执行的常规检查。2025.1 版本的平台级更新延续并强化了这一能力。
2025.1 平台更新要点
SIGRITY/SYSANLS 2025.1 带来多项平台级改进。在用户界面方面，Celsius 3D Workbench 与 Clarity 3D Workbench 采用了现代化的 Ribbon 式界面布局，以标签与分组取代传统下拉菜单，使高频命令更易访问、逻辑更清晰，交互体验更加顺畅。在求解器能力方面，Clarity 3D 求解器增强了波端口（Wave Port）配置，新增挤出距离（Extrusion Distance）设置，提升了电磁场求解的建模灵活性与精度。这些改进为 Sigrity ERC 依赖的底层求解与分析框架提供了更现代、更稳定的运行基础。
多格式兼容与设计流程集成
OrCAD Sigrity ERC 在设计上强调格式中立性，支持多种 PCB 设计文件格式的导入与分析，包括行业标准中性格式 IPC-2581 与 ODB++ 以及主流 EDA 工具的原生格式，无论团队使用何种 PCB 设计工具完成布局布线，均可将设计数据导入 Sigrity ERC 进行分析。在集成方面，Sigrity ERC 与 OrCAD 和 Allegro PCB 设计环境深度协同，分析结果可直接叠加显示在设计画布上，工程师无需离开熟悉的 PCB 设计界面即可查看问题位置与性质。工作流向导驱动的操作模式降低了学习成本，自动生成的分析报告包含表格数据、波形图与通过/失败结果，便于设计评审与跨团队沟通。Sigrity ERC 支持在布局前与布局后两个阶段进行分析，使电气验证贯穿设计全周期。
许可与部署说明
需要注意的是，SIGRITY/SYSANLS 2025.1 版本要求所有产品更新许可证密钥，使用 2024.1 或更早版本许可证密钥的客户需要获取新密钥以确保兼容性，可联系 Cadence 代表协助完成密钥更新。在平台支持方面，该版本支持 Windows 64 位与 Linux（x86_64）平台，其中 Linux 侧支持 RHEL 8.4 及以上、RHEL 9、SLES 15（SP3）、Rocky 8.9 与 Rocky 9.2，Windows 侧支持 Windows 10/11 与 Windows Server 2019/2022。建议用户在升级前核对自身操作系统与许可证情况，制定平滑迁移方案。如需了解 OrCAD Sigrity ERC 2025.1 的授权与升级实施支持，可在软服之家咨询 Cadence 相关采购方案。
