基础信息 |
||||
功能分类 | EDA电子设计自动化 | - | - | - |
产品简介 | Verilog HDL(简称 Verilog )是一种硬件描述语言,用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。Verilog 继承了 C 语言的多种操作符和结构,与另一种硬件描述语言 VHDL 相比,语法不是很严格,代码更加简洁,更容易上手。Verilog 不仅定义了语法,还对语法结构都定义了清晰的仿真语义。因此,Verilog 编写的数字模型就能够使用 Verilog 仿真器进行验证。 | - | - | - |
制造商 | Cadence Design Systems | - | - | - |
原产地 | 美国 | - | - | - |
授权方式 | - | - | - | - |
发布时间 | 2024年 | - | - | - |
详情 | 查看详情 > | - | - | - |
功能配置 |
||||
功能模块 | - | - | - | - |
参考价格 |
||||
价格 | - | - | - | - |
软件界面 |
||||
界面 | - | - | - | - |
特点优势 |
||||
特点 | - | - | - | |
典型客户 |
||||
客户 | - | - | - | - |
软件供应商 |
||||
供应商 | - | - | - | - |
注:软件功能配置信息仅供参考,实际功能配置信息以真实软件为准,解释权归软件制造商所有。