IC Validator和Cadence Physical Verification System有什么区别

软服之家基于其丰富和专业的的软件数据库，为您提供多个软件在基础信息、功能配置、参考价格、软件界面、特色优势、典型客户、供应商等方面的对比，帮助您选择合适的软件。 本次参与对比的软件包括： IC Validator  、   Cadence Physical Verification System

icon基础信息
功能分类 芯片设计物理验证 芯片设计物理验证 - -
产品简介

IC Validator 是一套全面的高性能 Signoff 物理验证解决方案，可以帮助客户在从成熟到先进的各个工艺节点上，显著提高其生产效率。IC Validator 采用业界先进的分布式处理算法，可扩展到超过 4,000 个 CPU 内核。该工具的高性能和可扩展性实现了目前业内领先的超大芯片的物理验证签收。数十亿个晶体管的设计，一天内完成设计规则检查 (DRC)、布局与原理图对照验证 (LVS) 以及金属填充的一次迭代。

Cadence® Physical Verification System (PVS) 是一款先进的签核解决方案，用于边设计边验证和后端物理验证、约束条件验证，以及可靠性检查。该系统与行业标准 Cadence Virtuoso® custom/analog、Cadence Innovus™ digital design和mixed-signal flows相互集成，为您提供了与所有 Cadence 工具相集成的端到端(end-to-end)设计和签核物理验证解决方案。

 - -
制造商Synopsys Inc. 新思Cadence Design Systems 楷登电子 - -
原产地美国 > 旧金山美国 - -
授权方式 - - - -
发布时间2024年2024年 - -
详情
查看详情 > 
查看详情 > 
 - -

icon功能配置
功能模块-- - -
展开 

icon参考价格
价格-- - -

icon软件界面
界面-- - -

icon特点优势
特点

1.业界领先的物理验证性能，由超过 2000 个 CPU 内核的分布式处理可扩展性实现

2.经 TSMC 认证的云端物理签核

3.Explorer 技术，可在 SoC 集成期间将 DRC 验证速度提高 5 倍

4.弹性 CPU 管理可动态添加和删除 CPU

5.布局布线中的物理验证融合，可实现自动 DRC 修复、时序感知 FILL 和工程变更单 (ECO) 功能

6.基于 LVS 感知模拟的短路查找器

7.与 StarRC™ 寄生参数提取、Custom Compiler™ 全定制设计环境和其他第三方布局工具集成，以提高设计人员的工作效率

8.实时 DRC，可在全定制布局设计工具中进行即时 DRC 检查，确保签核质量

9.可编程电气规则检查 (PERC)，用于自定义检查 EOS/ESD/ERC 规则

10.在领先的代工厂获得签核认证，具有最广泛的资格和运行集可用性

1.经过数千次流片生产的验证

2.强大而直观的交互式调试解决方案，可减少调试时间

3.与 Virtuoso 环境实现内存级别的集成，减少芯片级验证的迭代次数并提高效率
- -
展开 

icon典型客户
客户-- - -

icon软件供应商
供应商- - -

注：软件功能配置信息仅供参考，实际功能配置信息以真实软件为准，解释权归软件制造商所有。