Ansys Simplorer
创建复杂电力电子电路和 多域系统的分层示意图。采用标准语言和交换格式建模，包括：VHDL-AMS (IEEE 1076.1)、Modelica、SML （Simplorer 建模语言）、FMI （功能模型接口）、C/C++、SPICE
其他特点包括：使用向导驱动的代码编辑器创建 VHDL-AMS、Modelica?、SML、C/C++ 和 SPICE 模型
结合保守（非因果）、信号流（因果）和离散事件系统行为
使用即时设计检查工具，以确保连接类型和物理域的一致性
小服AI 
模块说明