Icarus Verilog

产品定位

Icarus Verilog 是 Stephen Williams 维护的开源 Verilog 硬件描述语言编译器及相关工具，实现了 IEEE-1364 Verilog 标准的编译与仿真能力。软件以 GNU 通用公共许可证（GPL）发布，可自由分发、使用和修改，是数字电路设计、功能验证与教学领域广泛使用的开源 EDA 工具。

核心功能

• 编译与仿真：将 Verilog 源文件编译为仿真对象，并由运行时引擎执行仿真。
• 标准支持：实现 IEEE-1364 Verilog 硬件描述语言，并支持较新的 IEEE 1364 标准版本。
• 多平台支持：提供多种平台的源码与二进制安装包，Windows 版本以 MinGW 工具链编译。
• 配套工具：可配合 GTKWave 波形查看器观察仿真波形，并支持 IVI 等图形化前端。
• 扩展集成：可与 Eclipse 等编辑器集成，提供语法高亮等辅助。

应用价值

Icarus Verilog 提供免费、自由、可扩展的 Verilog 编译器与仿真环境，帮助开发者在无需商业 EDA 工具的背景下开展数字设计、功能验证与教学实践，是学习 Verilog 和搭建开源验证流程的基础工具。其开放源码特性也便于研究机构定制与扩展。

典型流程

设计人员使用 iverilog 命令将 Verilog 源文件编译为仿真对象，通过运行时引擎执行仿真，输出信号波形；配合 GTKWave 观察波形时序，验证电路功能。整个流程覆盖从组合逻辑、时序逻辑到完整模块级验证，可无缝接入更大型的开源或商业验证环境。

应用场景

Icarus Verilog 广泛用于 FPGA 与 ASIC 数字电路的前期设计与验证、大学硬件课程教学以及开源 EDA 工具链构建，覆盖从组合逻辑、时序逻辑到完整模块级验证的流程。