PLD设计与仿真
可编程逻辑器件PLD的设计流程主要包括设计准备、设计输入、设计处理和器件编程四个步骤,同时包括相应的功能仿真、时序仿真和器件测试三个设计验证过程。
ModelSim 是由Mentor Graphics 公司的子公司Model Tech 公司开发,是工业上最通用的仿真器之一。支持 Verilog 和VHDL 仿真-OEM版本允许Verilog仿真或者VHDL仿真 ModelSim 是
HDL Author increases the productivity of individual engineers while improving their ability to work as a team.Advanced e
Precision RTL is Mentor Graphics’ entry-level FPGA synthesis solution offering excellent quality of results and part of
The Catapult High-Level Synthesis Platform empowers designers to use industry-standard ANSI C++ and SystemC to describe
Xpedition xDX Designer is a complete solution for design creation, definition, and reuse. Xpedition xDX Designer, forme
Lattice Semiconductor ispLEVER Classic软件是用于Lattice CPLD和成熟可编程产品的设计环境。Lattice ispLEVER Classic软件可用于完全通过设计过程(从概念到器件JEDEC
综合卓越®是业内最先进的FPGA设计和调试环境。Synplify 合成工具提供快速运行时间、性能、成本和功率降低的区域优化、多 FPGA 供应商支持、增量和团队设计能力,以加快 FPGA 设计开发。Synplify Prem
Cadence推出的JasperGold形式验证平台,此新型形式验证解决方案将Cadence Incisive形式与JasperGold技术整合为单一平台,与以往解决方案相比,效率得到了较大提升。此外,整合至Cadence系统开发套装 (C
The Aldec OEM Simulator perfectly complements Altium Designer's powerful FPGA design capabilities by bringing industry l
ALINT design analysis tool decreases verification time dramatically by identifying critical issues early in the design s
HDL Designer将深度分析功能、高级创建编辑器以及完整的项目和流程管理相结合,提供强大的 HDL 设计环境,提高单个工程师和团队的工作效率(本地或远程),并实现可重复且可预测的设计流程。
Cadence  PSpice与MathWorks的集成MATLAB和Simulink为PCB设计和实现提供了完整的系统级仿真解决方案。客户现在可以利用PSpice进行模拟/混合信号仿真,并在单一的集
包括设计输入、合成、优化、验证和仿真等。借助数百万个逻辑元件大幅增强设备的功能,为设计师提供把握下一代设计机遇所需的理想平台。
莱迪思针对集成的电源、平台和时钟管理器件建立了行业标准,而PAC-Designer设计软件正是在您的设计上发挥出以上解决方案最大潜力的关键。