当前位置:软服之家 > 软件分类 > EDA > IC仿真验证
IC仿真验证
ModelSim 可模拟行为、RTL 和门级代码 - 通过独立于平台的编译提高设计质量和调试效率。单内核模拟器技术可在一个设计中实现 VHDL 和 Verilog 的透明混合。
Questa CDC (原0-in CDC)是全面解决跨时钟域验证的高度自动化解决方案,避免了传统的人工检查亚稳态问题的工作,它采用多种技术发现并确认所有的跨时钟域亚稳态问题,自动分析设计并确认可能导致亚稳态问题的信号,避免跨时钟域信号传输
Questa CoverCheck显著提升了实现代码覆盖率收敛的进程。即使在完成完备的仿真验证后,通常仍然会有一些没有被覆盖的代码。Questa CoverCheck可以定位这些问题,帮助使用者决定是否要忽略这段代码或者加强测试环境直至其被
利用Questa Formal验证引擎,可以深度穷举分析设计的行为,从而可以探测到响应检查器断言违反的复杂错误和触发条件,发现验证激励的漏洞,提高验证的完备性。 对于关键的控制模块,Questa Formal验证可以确保设计在任何情况下均
  • pads
  • fluent
Cadence® PSpice® Advanced Analysis Option是一款电路仿真软件,使工程师能够创建设计的虚拟原型并最大限度地提高电路性能。它结合了灵敏度、蒙特卡罗、烟雾(应力)分析、参数分析和优化器,以提供扩展的环境,使
OrCAD® DFM 检查器提供全面、易于使用的 PCB 制造分析技术,可识别可能对 PCB 制造产生不利影响的特定设计问题。通过标准设计规则验证的设计可能会在不知不觉中包含可能导致制造或装配良率低或代价高昂的废品的关键问题。DFM 检查器
Empyrean Qualib®为用户提供了综合的单元库/IP质量分析验证方案。该工具提供了基于规则的单元库/IP质量检查功能、基于特征化模型的单元库性能趋势分析功能和基于仿真的单元验证分析功能等,多方位地检视和分析单元库/IP的质量和性能
物理验证工具Empyrean Argus®是针对模拟电路设计开发的层次化并行物理验证工具,主要包括设计规则检查(DRC)和原理图版图一致性检查(LVS)。针对模拟电路设计版图图形的特点,该产品开发了高效的扫描线技术和版图预处理技术等,显著